利用 FPGA 和 CPLD 的可編程邏輯的開關消抖
發(fā)布時間：2023-04-07 15:57:05
可編程邏輯具有傳統分立 IC 無法提供的靈活性。 借助現成的開發(fā)工具，可輕松使用現場可編程門陣列和復雜可編程邏輯器件創(chuàng)建應用特定型功能。 按鈕開關輸入消抖便是此類功能的一個例子。
下圖 1 說明了一個有效的消抖邏輯電路。 此電路持續(xù)將按鈕的邏輯電平記錄到 FF1 然后記錄到 FF2，使得 FF1 和 FF2 始終存儲此按鈕的最后兩個邏輯電平。 當這兩個值在指定的時間內保持相等時，啟用 FF3，并通過它將穩(wěn)定值記錄到結果輸出。
圖 1： 邏輯電路消抖。
XOR 門和 N 位計數器完成定時。 如果按鈕的電平發(fā)生變化，則 FF1 和 FF2 的值在一個時鐘周期內不同，從而通過 XOR 門清零 N 位計數器。 如果按鈕的電平不變（即，如果 FF1 和 FF2 處于相同的邏輯電平），則 XOR 門會釋放計數器的同步清零功能，并且計數器開始計數。 計數器持續(xù)按此方式遞增，直至其 (1) 達到指定的時間并啟用輸出寄存器，或 (2) 因按鈕的邏輯電平尚未穩(wěn)定而被 XOR 門中斷并清零。
計數器的大小決定了驗證按鈕穩(wěn)定性所需的時間。 當計數器遞增至其進位輸出位被斷言時，將會自行停止遞增并啟用輸出寄存器 FF3。 電流將保持此狀態(tài)，直至另一個按鈕值被記錄到 FF1，從而通過 XOR 門清零計數器。
